| teema: | FPGA põhine disaini valideerimiskeskkond |
|---|---|
| tunnusnumber: | ETF6717 |
| projekti tüüp: | Eesti Teadusfondi grant |
| erialad: |
2.9. Süsteemitehnika ja infotehnoloogia |
| seisund: | käimasolev |
| asutus: | TTÜ Infotehnoloogia teaduskond |
| projekti juht: | Peeter Ellervee |
| kestus: | 01.01.2006 - 31.12.2009 |
| kirjeldus: | Digitaalsüsteemid funktsionaalsuse kontrolli simuleerimise teel tuntakse valideerimisena. Töö põhieesmärgiks on välja töötada prototüüpkeskkond simuleerimise riistvaraliseks kiirendamiseks - emuleerimiseks. Selle aluseks on eeldus, et riistvara kirjelduskeeles (VHDL, Verilog, SystemC) esitatud süsteemi spetsifikatsiooni on võimalik tükeldada selliselt, et erinevatele abstraktsioonitasemetele vastavad stiilid oleksid modelleeritavad erinevat tüüpi simulaatoritel/emulaatoritel. Eelkõige võib eeldada kolme stiili eristumist: 1) Register-siirete tase, mis on sünteesitav ja seega otseselt realiseeritav FPGAs. 2) Käitumuslik (funktsionaalne) tase, mis on teatud tingimustel sünteesitav kõrtaseme sünteesi vahenditega, kuigi tulemused ei pruugi olla optimaalsed. 3) Ülejäänud osa, sisuliselt tarkvara, on oma abstraktsusest kaotanud riistavaraga seotu ja on seega kompileeritav kasutatava protsessori jaoks, mis omakorda lubaks kasutada lihtsustatud simulaatoreid. Põhiülesanded ja eeldatavad tulemused võiks üles lugeda jägnevalt: 1) Metoodika ja vahendid riistvara kirjelduskeelte konstruktsioonide grupeerimiseks sünteesitavuse seisukohalt. 2) Arhitektuursed lahendused täitursõlmede (protsessorite) realiseerimiseks - käsustik, mälud, liidesed - ja meetodid nende kasutatavause hindamiseks erinevail abstraktsiooni tasemeil. 3) Lihtsustatud simulatsioonimehhanismid katmaks realiseeritavaid konstruktsioone (mida on piiratum hulk keelte täielike simulaatoritega võrreldes). 4) Liidesed ja sünkronisatsioonimehhanismid eri tüüpi täitursõlmede vahel. Tarkvara emulatsiooni protsessi juhtimiseks. 5) Juhtnöörid (disainivoog) lähtekirjelduse tükeldamiseks, sünteesiks/kompileerimiseks ja emuleerimise juhtimiseks. |
| projektiga seotud isikud | ||||
|---|---|---|---|---|
| nr | nimi | asutus | amet | |
| 1. | Peeter Ellervee | Tallinna Tehnikaülikooli Infotehnoloogia teaduskond | ||
| 2. | Gert Jervan | |||
| 3. | Kalle Tammemäe | |||